聊聊ficontec最高天花板的PIC+EIC检测方向

聊聊PIC在规模化中间可能遇到的技术瓶颈。

文章很多非常硬核的内容是跟ASML的工程师朋友学习的 欢迎探讨

PIC与EIC不同的是，EIC主要的技术挑战来自于制程端的微缩；而PIC最大的挑战则是来自封装、测试。 EIC在开始先进封装之前，传统封测一直都不是大问题，只要铜导线确实地连接在每个接点或接垫(Pad)，便可以确保讯号稳定的传输。 然而，光学的测试远没有这么简单。因为光纤必须要以特定的距离、以及角度，才能将光耦合至晶片中。由于光纤并不是直接黏在晶片上，对于耦合的位置、角度精准要求极高，因此限制了硅光晶片测试的效率与可靠度。 此外，缺乏标准化、越来越高速的量测需求，都是PIC检测的挑战。 今天将从PIC的开发流程出发，讨论在产品开发周期中的各段检测，并介绍检测的重点与其重要厂商。

1. PIC的开发流程架构

PIC的开发流程与EIC相近，分别有电路设计、晶圆制造、封装测试、以及系统整合四个阶段。 A. 设计阶段：使用电子设计自动化（EDA）工具设计硅光电路，模拟光学与电子性能，确保设计的可行性与效率。 B. 晶圆制造：将设计图转化为实体晶圆，透过光刻、蚀刻、沉积等制程步骤制作出硅光子元件。 C. 封装阶段：将晶片进行封装，整合光纤、电路与散热元件，形成完整的模组。 D. 系统整合：将封装好的模组整合至最终产品中，进行系统级的测试与验证。

由于PIC在制造、封测的过程会有许多变异性，使得PIC、或最终系统会些微偏离原本的设计。尤其光对于部分参数的变异非常敏感，例如PIC晶片的膜厚(film thickness)、光纤对准(fiber alignment)等。对于变异的误差容忍范围也相当严苛，膜厚的变异在奈米级，即会很大影响性能；而光线对准的精度要求则是亚微米级。也就是说，非常小的变异，便会对PIC在特定的应用上造成非常大的影响! 因此在晶片完成制造后，我们必须进行PIC的检测，确保PIC的性能、以及可靠度是可以信赖的。

测试于PIC开发的重要性主要有二，首先是确保在每个阶段都可以掌握晶片的品质，并即时监控可能造成影响的变因；此外要得到PIC产品的最终表现，并与最初的设计进行比对分析，来进行产品的迭代改良。

2. PIC检测概览、挑战

PIC检测以产品开发阶段来分类，可分为晶圆级检测、晶片级检测、封装与模组级检测、以及系统级检测。 晶圆级检测负责监控晶片制造时的制程品质，确保每一道制程皆有达成目标良率与精度；晶片级检测会量测PIC整体的性能，以验证整体晶片的光学性能与设计功能符合当初设计的规格与目标表现；模组级检测需验证封装过后的硅光模组的特性，包含光、电、热三大领域的可靠度；当硅光晶片整合至伺服器、交换器等系统，便需要进行整个系统的测试。 那硅光检测目前的挑战有哪些呢?

第一是光纤对准。光纤的模场直径约为10um，而PIC内的波导模态直径约只有数微米(约1~3um)，光讯号也不像电讯号，只要导线连接得当就能稳定传输。光纤与PIC之间必须有一定的空隙，并在非常精确的位置与角度，才能把光讯号耦合进光纤。此外，目前硅光晶片上也没有放大器可以放大光讯号。因此，如何快速、精准地进行光纤对准，将是影响测试效率与性能的很大挑战。

第二是测试的自动化程度。如第一点所述，PIC封测精度要求高且整合较EIC困难，因此PIC检测还是很大程度仰赖手动、或半自动的方式量测。

第三是标准化。目前硅光产业还处于早期阶段，供应链尚未建立起统一的标准协定，如此就会造成额外沟通的成本，并降低测试的效率。例如，目前的设计者再到晶圆厂投片前，并不一定会将封装、测试的标准考虑进去，其设计很可能是与测试公司的标准不相容的。如此一来，当晶片制造出来，并送到封测公司进行检测时，却发现晶片与机台的标准测试架构不同，便需要提供客制化测试方案，增加额外的时间与金钱成本。更糟的是若晶片设计超出机台测试极限，这样的晶片是无法被测试的

3.晶圆级制程检测（Wafer-Level）：

确保制程品质的第一道防线 在晶圆制造的阶段，硅光子元件的性能与良率受到制程精度的高度影响。薄膜厚度、波导的边壁蚀刻粗糙等，都会造成PIC的损耗增加或光谱偏移。因此，制造期间需要同步的监控。

第一个检测重点是薄膜厚度与折射率监控，如前所述，薄膜沉积的厚度会非常大的影响光学元件的特性。表面缺陷扫描会检查晶片内的材料缺陷状态，避免影响后续制程。图形对位精度(Pattern overlay)与关键维度(Critical dimension)量测可以确保多层光罩对准的精度与CD的准确度。 薄膜厚度与光学CD量测的代表厂商为Onto innovation及Nova Ltd，以非破坏性的量测方式去实时监测晶圆膜厚与元件结构的关键维度，进而分析相关光学特性。

Overlay与defect检测的领导厂商则是KLA，其量测机台也被广为使用于EIC的半导体制程中。 材料缺陷检测的相关厂商则是Camtek，提供多种PIC制造平台的缺陷检测，如InP、SiN等平台也有相关检测设备。

简单来说，PIC的晶圆级检测与EIC类似，主要负责监控制程的品质与变异，有助于及早发现制程问题，避免缺陷延续至后续阶段，提升整体良率。

4.晶片级测试（Die-Level / Chip-Level）：

验证晶片性能的关键步骤 晶圆制造的流程完成后，硅光晶片已被制造。接下来要将晶圆上一颗一颗的晶片切割(dicing)成晶粒(die)，才能做后续的封装。 在封装前，依然要对切割完的晶粒进行晶片级测试，验证其晶片整体的光学/光电性能，不仅是良率的筛选，更是后续封装前的最后一道把关。

硅光晶片的检测重点主要为其纯光学的特性、以及在电光交互作用下，高速讯号传输的表现。 纯光的检测包含了晶片的插入损耗(insertion loss)，也就是光经过了整块晶片后，损失多少的讯号能量；以及偏振依赖损耗(polarization dependent loss)，光讯号会有不同的偏振态，当讯号经过晶片发生些微的偏振态改变时，也会造成额外的损耗；除了讯号损耗的检测，光谱的波长响应检测也非常重要，在通讯领域，载波是否在正确的频道进行讯号处理，需要藉由光谱的检测进行分析。

EXFO与Anritsu的光谱分析仪可以分析各种PIC元件的频谱响应，可以高效的分析PIC的光学损耗、偏振依赖损耗与各种光学表现在频谱中的变化。 高速的检测对于通讯领域的硅光产品非常重要，因为传输速度是最重要的性能指标。 高速传输的量测参数为传输频宽(transmission bandwidth)，可以藉由量测向量网路分析仪(Vector networking analyzer)来得到PIC的频宽。另外一个观测高速讯号传输品质的指标为眼图(eye diagram)，眼图越清晰、中间开的越大(眼睛的部分)，讯号品质越好；反之眼图越模糊、眼睛几乎消失不见时，代表讯号在该频宽传输下有很多杂讯。

Keysight提供相当完整的高速光电子测试平台，包括可调变的雷射光源(Tunable laser source)、光调变分析仪（Modulation Analyzer）、向量网路分析仪（VNA）与光网路分析仪（Optical networking analyzer）等。这些仪器对于高速硅光子模组的传输性能验证至关重要。 Tektronix提供高速示波器与误码测试平台，能针对硅光模组进行数据层分析，验证眼图、讯号完整性（signal integrity）与调变效率，是混合电光测试流程不可或缺的一环。

5.封装与模组测试（Package-Level）：

克服电光热交互作用的挑战 当硅光子晶片经由OSAT封装后，已成为含光纤耦合、驱动电路与散热模组的整体模组，这时测试焦点从单一元件特性转向模组的效能，并须考虑进电、热等领域对整体模组的影响。

首先硅光模组经封装后，也会进行光纤与晶片的耦合，因此需要量测光纤与模组的耦合效率，且量测时，光讯号的偏振控制、与探针的定位控制精度会显著影响测试结果。

EXFO与ficonTEC是硅光的光纤耦合测试机台的重要厂商，藉由提供了准确的硅光光纤耦合平台与自动化的光纤对准测试，可以高效的量测PIC的光学损耗。其高精度的定位系统可以在大规模测试时仍维持对光的稳定度与重现性。 Formfactor与台湾的MPI提供了光电探针，可用于高速调变下的电光测试系统。

6. 系统级测试与整合平台（System-Level）：

验证应用层面的最终品质 当硅光子模组被整合至伺服器、交换器或其他应用装置中，除了单一光学模组性能外，更需关注其在真实应用条件下的稳定性与系统整合效果。 此时的检测仍会涵盖前面提到的光讯号的损耗量测与高速的电光测试等项目，但量测的单位不再是单一晶片或光学模组，而是整个系统去进行测试。

在通讯系统中，在相同的测试内容下，有些需要额外考量的点，例如不同模组间的互操作性(interoperability)及通讯协议是否支援、实际系统下的温控/压控可靠度测试。 National Instruments 将模组化仪器与LabVIEW结合，藉由软硬整合的方式可以设计出更有弹性的电光测试系统。

德国的Aixemtec专精于高精度光学自动化装配与量测系统，藉由支援大规模生产线的PIC模组封装与检测整合，结合雷射对位、光学黏着与测试校正等流程，提升产线自动化程度与生产效率。

如何看ficonTEC未来发展

相比于EIC检测，PIC的检测难且繁琐，而且之前PIC整个行业发展也是远远不及EIC的，两者的难点和发展节点完全不同。而步骤多难度高代表着市场空间大、企业护城河深。CPO所代表的是 EIC+PIC 光电共测更是难上加难，绝不是1+1=2这么简单

ficonTEC一直在追求后道整线交付，本身ficontec的耦合封装就是王牌，无需赘述。主要是测试，我们可以从ficonTEC新发的产品就能看出来。

爱德万&泰瑞达与ficontec的合作是Wafer级的测试设备，而由于整体良率还是不够，Femtum这家公司又通过清洗 triming的方式再提升良率

Ps. 爱德万原本跟Formfactor合作研发CPO设备，不知道为什么停了，换成ficontec。爱德万是博通那边的方案，泰瑞达的双面测试是英伟达的方案

日立VLC是Die级的测试设备 这也就是我们所说的From Wafer to Die最齐全的检测方案

再多说几句关于硅光光模块

1. 二线厂商非常喜欢ficontec的设备，精度高、效率高、自带系统。目前已知芯速联、剑桥、finisar都已经采购了ficontec的设备，什么时候开始大规模采购不确定

2. 一线厂商，假如短期内让他们交大量的硅光光模块的话，良率和效率可能会倒逼他们上全自动化产线

3. 目前ficontec的耦合设备（单指国内市场耦合设备）单价由于国产化顺利，比之前降低了30% ，虽然还是比国内的略高，但是大部分厂商表示接受这个价格

就这么多