台积电硅光路线图，曝光

如果您希望可以时常见面，欢迎标星收藏哦~

来源：内容来自digitimesasia，谢谢。

台积电正在推进其紧凑型光学引擎技术，该技术被命名为 COUPE，是其新兴创新中的重中之重。Nvidia 首席执行官黄仁勋在最近访问台湾期间强调了与台积电在硅光子学方面的合作，尽管成果需要数年时间才能实现。

天风证券分析师指出，台积电COUPE发展前景看好，奇景光电已确认为COUPE第一代、第二代产品唯一微透镜阵列供应商，FOCI则为第一代、第二代产品的FAU（ReLFACon）独家供货。

第一代 COUPE 预计在 2026 年下半年量产，AMD 有望成为首批采用者。如果 Nvidia 的 Rubin 和 Rubin Ultra 芯片分别在 2026 年底和 2027 年量产，Rubin Ultra 很可能将率先采用台积电的 COUPE 技术。

据分析师称，台积电已完成第一代 COUPE 的开发并启动生产验证，第二代验证计划于 2026 年初进行。性能升级、更好的光耦合和可制造性是第二代 COUPE 的特色。

第一代车型的规格将于 2024 年第四季度确定，样品交付和量产验证将持续至 2025 年至 2026 年。第二代 COUPE 的规格和样品预计将于 2026 年初推出，生产验证将持续至 2027 年，量产将于 2027 年末至 2028 年初开始。

Himax 仍然是 COUPE FAU 的独家微透镜供应商，直到第三代才可能出现第二家供应商。

台积电的硅光路线图

光学连接（尤其是硅光子学）有望成为实现下一代数据中心（尤其是那些为HPC应用而设计的数据中心）连接的关键技术。随着跟上（并不断扩展）系统性能所需的带宽需求不断增加，仅靠铜信号传输是不够的。为此，多家公司正在开发硅光子学解决方案，其中包括台积电等晶圆厂供应商，台积电本周在其2024年北美技术研讨会上概述了其3D光学引擎路线图，并制定了为台积电制造的处理器提供高达12.8 Tbps光学连接的计划。

台积电的紧凑型通用光子引擎(COUPE)使用该公司的SoIC-X封装技术将电子集成电路堆叠在光子集成电路(EIC-on-PIC)上。该代工厂表示，使用其SoIC-X可在芯片间接口处实现最低阻抗，从而实现最高能效。EIC本身采用65nm级工艺技术生产。

台积电的第一代3D光学引擎(COUPE)将集成到运行速度为1.6 Tbps的OSFP可插拔设备中。这一传输速率远远超过当前铜缆以太网标准（最高为800 Gbps），凸显了光互连对于网络密集型计算集群的直接带宽优势，更不用说预期的节能效果了。

展望未来，第二代COUPE旨在作为与交换机共同封装的光学器件集成到CoWoS封装中，从而将光学互连提升到主板级别。与第一版相比，此版本COUPE将支持高达6.40 Tbps的数据传输速率，且延迟更低。

台积电的第三代COUPE（在CoWoS中介层上运行的COUPE）预计将进一步改进，将传输速率提高到12.8 Tbps，同时使光学连接更接近处理器本身。目前，COUPE-on-CoWoS正处于开发探索阶段，台积电尚未设定目标日期。

早前，台积电尚未涉足硅光子市场，而是将其留给了GlobalFoundries等公司。但凭借其3D光学引擎战略，该公司将进入这个重要的市场，以弥补失去的时间。

半导体精品公众号推荐

专注半导体领域更多原创内容

关注全球半导体产业动向与趋势

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

今天是《半导体行业观察》为您分享的第4020期内容，欢迎关注。

『半导体第一垂直媒体』

实时 专业 原创 深度

公众号ID：icbank

喜欢我们的内容就点“在看”分享给小伙伴哦