EUV很难被颠覆，纳米压印也不行

公众号记得加星标，第一时间看推送不会错过。

大约每隔 6 个月，我们就会看到有关纳米压印光刻颠覆 EUV 的新一轮头条新闻。

这听起来像是个不错的标题党，但事实并非如此。这项技术有很多有趣且有效的应用，但远不及EUV所能达到的程度。理论上，NIL可以匹敌甚至超越EUV。但实际上，NIL存在一些严重的问题，而且目前还没有明确的发展方向。

在本文中，我们将从理论层面与晶圆厂实际操作层面解释这些差异。我们还将详细介绍市场中的关键参与者及其可能的应用场景。首先，我们来了解一下 NIL 的基本概念及其功能：

NIL 基础知识和历史

纳米压印光刻技术使用带图案的“印章”在树脂上压印图案。在半导体生产中，它与 ASML 的光刻技术实现相同的最终目标——将掩模上的图案转移到晶圆上。这些图案只是芯片设计的一层。堆叠 50-100 层，进行图案化处理，然后在每一层上进行蚀刻和沉积等其他技术，最终构建出完整的芯片。

最有前景的纳米级NIL技术发明于1996年，并于2001年从学术界分离出来，成为一家商业实体，即Molecular Imprints Inc.（MII）。佳能于2014年收购了MII，并在ASML开始向客户研发工厂提供EUV光刻机时将其定位为自己的替代方案。

这是唯一一家进军NIL技术的先进商业企业。中国竞争对手Prinano最近登上了头条新闻，但目前其成熟度远不及NIL。由明尼苏达大学NIL发明者分拆出来的Nanonex，在全球拥有的工具不到100种，主要集中在学术实验室。EV集团拥有商业工具，但明确瞄准的是不太先进的应用，包括超透镜、MEMS和微流体。

佳能全力投入NIL技术，将其作为继DUV之后的下一代图案化技术。这是他们路线图上唯一超越KrF扫描仪的技术，而KrF扫描仪在2000年是最先进的。正如我们即将看到的，这是一个错误的选择，

详细流程

佳能将其技术称为“J-FIL”，即喷射、闪光和纳米压印光刻技术。“喷射”指的是将光刻胶涂在晶圆上，然后用模板进行压印，最后用紫外线“闪光”固化光刻胶。

制作NIL压印始于在晶圆上分配光刻胶。由于光刻胶将以3D方式移动，而不是像光刻那样在2D平面上捕获图像，因此在整个晶圆上均匀地涂抹一层光刻胶并非最佳选择。因此，我们不再使用传统的旋涂机。相反，我们采用极高质量的喷墨打印机以优化的液滴图案沉积光刻胶。这种图案可以改善图案形成过程中的光刻胶流动性，减少空洞和溢流。

光刻胶沉积在图案化工具内部完成，以最大程度地减少图案化和晶圆移动前的排队时间，避免干扰光刻胶液滴。这使得光刻胶涂覆成为限制晶圆吞吐量的关键路径，因此速度得到了优化——只需一次，在三分之一秒内完成。

接下来，将掩模压入光刻胶中进行图案化。掩模会略微弯曲，使中心首先接触光刻胶，然后随着掩模其余部分降低接触，弯曲逐渐减弱。这会将多余的光刻胶向外推，并确保比整个掩模一次性接触更好的重复性和对称性。弯曲是通过用二氧化碳轻轻加压掩模后方空间产生的，使中心凸起仅 10 微米，比一根头发的宽度还小。当掩模降低到最终位置时，压力会同时释放，使掩模保持平坦并与整个待图案化区域接触。

一旦掩模与整个图案完全接触，它就会暂停一小段时间，让抗蚀剂流动并填充任何空隙，然后在精细对准步骤中水平移动以确保良好的覆盖。

紫外线闪光灯固化树脂，使其与掩模版的印记一起固化。然后，在不到十分之一秒的时间内，掩模版从图案化的晶圆上被提起。这样就完成了单个曝光场的图案化。晶圆移动到下一个曝光场，重复曝光循环。

由于树脂在压印过程中固化，因此无需像光刻那样进行曝光后烘烤。这节省了时间和成本，但最终加起来只占晶圆总周期时间和成本的不到1%。遗憾的是，正如我们将在下文中看到的，这并不能抵消NIL带来的其他时间和成本损失。

掩模工艺流程

掩模版或“模板”的制作对NIL性能至关重要。模板中的缺陷会被复制到用于生产的每个芯片上。

NIL 掩模版使用与 DUV 光学掩模版相同的空白，以充分利用现有的生态系统和规模经济。对 26x33 毫米的单个曝光场进行图案化，并挖空一个圆形区域，以便在接触过程中避免弯曲。

制作工作掩模版的第一步是写入主模板。与传统的深紫外 (DUV) 掩模版类似，初始图案由多光束（电子束）掩模写入机写入电子束光刻胶中。该图案会被转移到光刻胶下方更硬的材料中（可能是铬），然后再沉积额外的材料以生成 3D 图案。

此母版用于制作“子母版”复制品。使用专为母版复制而制造的专用NIL工具，在石英坯料上的抗蚀剂上压印图案。抗蚀剂图案通过蚀刻转移到铬层，然后再转移到石英内部。这样便会在石英上形成与晶圆上图案相匹配的3D图案。

最后，使用子母版制作工作模板。与将母版图案压印并蚀刻到子母版上一样，子母版用于将最终的负片图案压印并蚀刻到工作模板上。这些模板随后可用于对晶圆进行图案化。

之所以采用“主模板→子模板→工作模板”的流程，是因为每个工作模板都使用电子束掩模版写入工具会太慢。写入一个现代掩模版图案至少需要8个小时。

一个显著的区别是，光刻掩模版会被投影光学系统放大4倍，这意味着掩模版上写入的特征尺寸可以比最终打印尺寸大4倍。即使是亚分辨率辅助特征（SRAFS，小于扫描仪能够打印的尺寸），在掩模版上仍然相对较大，因此掩模写入器更容易生产。

NIL 模板没有这种优势。它们必须以与晶圆所需尺寸相同的特征尺寸进行写入。即使算上 SRAF，当今最先进的光掩模也至少需要 40 纳米左右的特征尺寸。用于在先进芯片上印刷关键层的 NIL 掩模则需要接近 20 纳米的特征尺寸。

NIL 的优势在于，需要写入的区域面积比光掩模所需的区域面积小 4 倍，因为它刚好相当于需要打印的区域大小。最终结果是，NIL 主模板写入可能比光掩模写入更短，但需要绝对最佳的 MBMW 掩模写入机。

佳能 NIL 工具架构和功能

在所有现有设备中，佳能NIL机器在性能和商业化程度方面是迄今为止最先进的。与光刻扫描仪类似，它拥有晶圆和掩模运动平台。晶圆平台可在X轴和Y轴方向水平粗调和微调，并可绕Z轴旋转，而掩模平台可在Z轴方向上下移动。这两个平台的移动精度均达到1纳米。

与大多数基于光学的扫描仪不同，它可以在实际图案刻印的同时进行对准计量。这是通过显微镜透过透明掩模成像来读取成像区域外的对准标记，从而实现简单的闭环套准控制。佳能将此技术称为“i-MAT”，即干涉莫尔对准技术。晶圆和掩模平台会利用对准计量的反馈来纠正压印过程中的任何错误。

低阶对准误差（例如，掩模太左 5nm）可以通过掩模台进行校正。握住掩模的 16 个“手指”各自具有自己的压电致动器，并且可以独立移动以根据需要移动或扭曲掩模。

高阶对准误差（例如，掩模版温度不均匀引起的复杂像差图案）可以通过使用由微镜阵列控制的激光选择性加热掩模版来校正。在默认位置，所有微镜都会将激光反射穿过掩模版，从而加热掩模版。当每个微镜后面的MEMS执行器被激活时，它们会移动微镜，使激光偏离掩模版，从而有效地形成一个可以打开或关闭的“像素”，以选择性地加热掩模版。

NIL 设备的一个单元每次可处理一片晶圆。压印过程总共耗时约 1.3 秒，此外还有 10% 的计量、晶圆交换和其他非压印任务的额外开销。总计最高吞吐量可达 25 片/小时。佳能以 4 个单元为一组的形式销售，总吞吐量为 100 片/小时。

与领先的 ASML 光刻工具相比，后者的 DUV 产能为 330 wph，EUV 产能为 220 wph（实际上，考虑到正常运行时间、曝光剂量和其他因素，吞吐量会更低。我们在这里使用广告宣传的吞吐量，因为 NIL 的实际数字未知）。

与 EUV 的比较

理论上，NIL 可以达到甚至超过 EUV 分辨率。其能力主要受限于电子束掩模刻写器制作母版模板的分辨率。由于 EUV 中的随机误差会在其分辨率极限附近呈指数级增长，因此这种优势只有在更精细的分辨率下才会进一步显现。电子束母版刻写可以通过使用对少量杂散光子不太敏感的极慢（高剂量）光刻胶来基本避免随机问题。

它也将成为晶圆厂工艺流程中的直接替代品。图案化之后的步骤与采用EUV还是NIL工艺无关。

NIL 设备的成本优势巨大（不包括我们稍后会讨论的掩模版生产流程）。四单元设备的成本很可能只有 EUV 光刻机的十分之一。考虑到产量差异，NIL 的每片晶圆成本仍然仅为 EUV 的四分之一（同样只计算图案化设备）。

功耗是EUV的痛点。NIL的优势明显，因为它不需要耗电的CO2驱动激光器。佳能声称功耗降低了90%，这意味着NIL的功耗约为100千瓦，而EUV设备的功耗则超过1兆瓦。

总结起来：分辨率高、没有随机问题、运行成本更低——为什么芯片制造商不急于用 NIL 取代他们的 EUV 工具呢？

主要挑战

事实证明，NIL 的实践与理论上的 NIL 截然不同。我们将逐一探讨其中的关键挑战：

一、掩模寿命

关键问题在于纳米级的三维结构非常脆弱。想象一下，你有一枚邮票，其特征细小到像人的头发丝一样。仅仅顺着它的方向呼吸就可能毁掉它……

现在想象一下，一个印章的特征尺寸比现在小4个数量级，10,000个特征尺寸排成一排，只有一根头发丝那么粗。现在用它每秒印制一次晶圆。记住，印章图案上的任何缺陷或破损都意味着它印制的每个芯片都可能有缺陷。

这个印章能用多久？目前大约能用50张晶圆。

佳能声称其使用寿命是这个数字的10倍以上，但演示该工具的客户却持相反观点。相比之下，光刻掩模的使用寿命远超10万片晶圆。这给模板检测和缺陷率带来了巨大的问题：

晶圆厂必须在掩模首次使用前进行检查，有时甚至在其整个使用寿命期间都要进行检查。这是因为掩模上的任何缺陷都会影响到用该掩模成像的每个区域。像这样一个未被发现的“重复缺陷”，很容易导致数百万美元的废晶圆损失。

传统的解决方案是掩模版检测。这种方法速度慢且成本高昂，但对于一个成本在10万到100万美元以上、可以支持数月生产的光掩模来说，经济上是合理的。

但是，当检测时间与掩模版的寿命大致相同时，检测每个模板显然是不可行的。晶圆厂每个包含4个设备的NIL单元都需要4个掩模版检测设备。以这种方式装备一座现代化晶圆厂，大约会消耗掉全球掩模版检测设备全年的产量。

实际可行的方法是检查主模板，并选择性地检查少量复制品和工作模板。只有通过对大量掩模、检查和晶圆进行实验才能找到复制品的正确检查强度——换句话说，这将是昂贵的，需要数月甚至数年的工作。

从根本上来说，这又回到了如何使纳米级掩模版特征承受晶圆反复“冲压”的压力这一挑战。图案特征容易断裂，导致掩模版图案出现缺陷，并产生松散的颗粒。目前尚不清楚是否有任何解决方案或路线图可以解决这个问题。如果没有这些方案，纳米压印（NIL）技术将永远无法与EUV技术竞争。

除了掩模检查和缺陷之外，还有一些较小（但困难！）的挑战至少看起来是可以解决的：

二、Overlay

Overlay，即将打印的图案与晶圆上已有的其他层对齐，目前尺寸大约大了4倍。这绝非易事，但ASML至少已经证明，在光学系统上实现叠加是可行的。

测量和控制Overlay的关键方法之一是利用对准标记。这些是印在实际芯片设计之间的小图案，在将完成的晶圆切割成芯片时，这些区域将被切除。读取这些标记可以确定晶圆上现有层的位置，并计算晶圆中的缺陷。如上所述，这些计算可以实现使掩模变形的前馈控制。

一般来说，最好读取尽可能多的对准标记。这对于实现纳米级套准误差所需的高阶校正（复杂变形形状）尤其重要。

ASML 的“Twinscan”架构能够读取整个晶圆表面的多个标记，因为第一个晶圆台可以进行计量，而第二个晶圆台进行实际曝光。佳能的 NIL 架构只有一个台，因此它必须进行很少的计量，或者在曝光的同时进行计量，以保持良好的吞吐量。

NIL 的掩模版测量技术是一种创新的解决方案，但目前的形式可能存在局限性。对于每个印刷区域，它只能读取区域角落处的测量标记。相比之下，ASML 的工具可以读取整个晶圆上 10 倍以上的标记，因此更有能力纠正套刻误差。

对于 NIL 来说，这是可以修复的，但可能需要对工具架构进行重大更改。

三、对准标记尺寸

传统上，每个设备供应商都有自己的对准标记设计（ASML 的旧标识就是一个对准标记）。佳能目前的 NIL 设计尺寸过大，浪费了昂贵的晶圆面积。从技术上讲，较小的对准标记应该是可行的，但佳能可能受到 IP 或其他限制的限制。

四、掩模图案粗糙度

掩模版设计中的线条粗糙会导致芯片出现缺陷或性能下降。例如，定义导线的粗糙线条可能导致导线与相邻导线接触而短路。这个问题是由于“图案化堆叠”——用于打印图案并将其转移到晶圆较低层的各种化学层——尚未成熟造成的。对于光刻技术而言，这仍然是一个充满挑战的前沿领域，但作为一个领域已经成熟，可以从数十年的经验中不断积累。

五、客户反馈

客户行为是衡量该技术实际水平的良好指标。Kioxia 和美光都在其研发工厂或与佳能合作生产晶圆来演示该设备。请记住，这些潜在客户完全有动力推动 NIL 技术的进展：它是 EUV 甚至先进的 DUV 设备（理论上）更便宜的替代方案。不幸的是，结果并不理想。

两家公司在 SPIE 的演讲都大同小异，每次都重复着同样的抱怨。以下是过去两年的一些例子：

• “缺陷是纳米压印的最大弱点”

• “纳米压印中的缺陷数量很多”

• “挑战：模板成本和寿命”

他们甚至指出，由于通过电子束在主模板上打印微小特征，掩模版的粗糙度问题使得 20nm 以下的特征必须采用间距分割 (SADP) 技术。换句话说，他们认为 NIL 分辨率存在实际极限。

客户的结论非常明确：NIL 尚未准备好在先进芯片领域占据黄金时段。逐年取得的进展并不意味着它正在朝着改变这一现状的方向发展。

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

今天是《半导体行业观察》为您分享的第4207期内容，欢迎关注。

加星标第一时间看推送，小号防走丢

求推荐