国产EDA智能体来了！ 合见工软发布第二代数字设计AI智能平台  重塑芯片设计范式

3月18日，中国数字EDA/IP龙头企业上海合见工业软件集团股份有限公司（简称“合见工软”）正式发布第二代数字设计AI智能平台——智能体UniVista Design Agent(UDA)2.0，是公司在“EDA+AI”战略上的关键里程碑，也标志着国产EDA自主式智能体的时代全面开启，将指数级提升芯片的整体项目设计和验证效率。

指数级提升效率

早在2025年2月，合见工软就推出了第一代数字设计AI智能平台UDA 1.0。据介绍，此款产品是国内首款自主研发、专为RTL Verilog设计打造的AI智能平台，提供了全面的AI辅助功能，并已在国内头部IC企业和学术研究机构部署落地。此次UDA 2.0版本的发布，标志着合见的AI赋能产品功能和技术水平的一次飞跃，也代表国产数字EDA在智能化领域的功能覆盖和性能水平正在与国际领先技术齐头并进。UDA2.0是国内首款基于全部自主研发EDA架构上的领先智能体EDA工具，它能够在接受工程人员设计需求和指导后自主完成RTL设计、验证、纠错与优化全流程任务。

随着智能体AI深度融入IC设计体系，合见工软的智能体UDA 2.0，已经从“Level 2：对话式LLM辅助工具”，演进到“Level 4：Agent工作流-自主设计者”。UDA 2.0与上一代产品相比，其颠覆性突破在于构建了一个具备自主任务规划和执行、自动调用内嵌和外挂工具集完成闭环设计、验证与优化能力的Agentic AI系统。该系统深度融合了大模型（LLM）与合见工软自研的EDA工具链，并将芯片设计行业知识深度融入Agentic AI系统中，实现了芯片设计从自然语言描述到高质量代码产出的一站式自动化。

合见工软方面负责人介绍，UDA 2.0核心价值并不在于单点效率优化，而在于通过智能体理解和规划任务，并通过设计、验证、调试、文档处理等多个智能体协同，直接调用底层EDA工具，通过迭代自主完成整个工作流程并自主修正和优化设计，将工程师从大量重复性工作中解放出来，使其能够更多聚焦于架构决策和创新性设计，从而使芯片的整体项目设计和验证效率实现指数级提升。

全栈国产化

本次合见工软推出的智能体UDA 2.0，在代码设计与优化、验证与调试、交互与部署方式、项目和知识管理以及信息安全等方面具备核心能力和优势。据介绍，该智能体全面支持DeepSeek等国产大模型，采用全栈自研EDA工具链，可适配国产GPU，满足全栈软硬件国产化需求。UDA具备完善的后台用户管理、权限管理与会话管理等功能，并支持功能使用统计分析。

“智能体UDA 2.0的核心，是推动数字芯片设计从‘智能辅助’迈向‘智能体自治’。”合见工软首席技术官贺培鑫博士介绍，工程师给出需求、约束与规范，UDA 2.0即可自主完成任务理解与规划，并通过多智能体协同自动编排与调用UVS+仿真、UVD+调试、UVSYN逻辑综合等工具链，形成‘生成—验证—纠错—优化’的闭环迭代，产出可交付的RTL与验证资产。依托全栈国产化、内网可部署且安全可控的工程体系，UDA 2.0将工程团队从大量重复性的实现与调试细节中解放出来，让创新真正回到架构决策、系统权衡与关键工程判断上。”

合见工软此次推出的第二代数字设计AI智能平台——智能体UDA 2.0，打造了创新的芯片设计范式，它标志着合见自主自研的国产AI EDA产品从点状的AI辅助功能，迈入了流程级的AI自主驱动新阶段。智能体UDA 2.0的发布，是合见工软在“EDA+AI”战略上的关键里程碑。作为国产数字EDA与IP领域的先行者和领跑者，合见工软深度布局数字芯片全流程EDA工具、高速接口IP及智算组网IP等关键赛道，已获得国内诸多IC企业的广泛认可与规模化部署，核心产品市场占有率稳居行业前列。

国产EDA进教材

国产EDA已经进入高校教材，助力培育国产EDA生态根基。

清华大学集成电路学院集成电路设计研究所所长张春介绍，在2025年的《数字集成系统设计》课程中，已经引入了合见工软的UDA 1.0平台，将其作为AI赋能芯片设计的教学工具，让学生亲身实践从自然语言需求到高质量RTL代码的实现过程，直观地感受到了AI如何重塑设计流程。在教学层面，UDA 2.0化身为一个具备主动规划与闭环执行能力的“AI助教”和“虚拟队友”，只需用自然语言提出功能需求与设计约束，UDA便能理解和规划任务，并自主调用EDA工具，完成“生成-验证-纠错-优化”的完整闭环；在科研工作中，UDA 能以前所未有的速度协助设计空间探索，快速验证新的想法。