混合键合，风云再起

如果您希望可以时常见面，欢迎标星收藏哦~

后摩尔时代，随着芯片制程微缩逼近物理极限，先进封装技术成为突破性能瓶颈的关键路径。作为其中的前沿方向，混合键合技术正迎来加速发展期。

SK海力士、三星等HBM存储巨头，英伟达、博通等行业领军企业，已相继释放明确需求信号并展开技术规划，标志着这项能实现芯片高密度、低功耗互连的创新技术，正从研发阶段迈向规模化应用的重要节点。

近日，应用材料收购BESI股份的消息，再次为混合键合技术的发展增添了一股助力。

混合键合技术，多方入局

混合键合技术又称为直接键合互连，是后摩尔时代先进封装领域的核心技术之一，其核心原理是通过铜-铜直接键合与介质键合的协同作用，实现芯片间的高密度垂直互连。

因为混合键合无需传统焊料凸块，直接通过铜-铜键合和介质-介质键合的双重机制，将芯片间的互连间距缩小至亚微米级甚至纳米级。

混合键合技术优势体现在几个方面：

• 极致互连密度与性能突破：混合键合可实现1μm以下的互连间距，相较传统凸块键合（20μm以上），单位面积的I/O接点数量提升千倍以上，这种高密度互连使芯片间数据传输带宽大幅提升。

• 热管理与可靠性提升：紧凑的垂直堆叠结构和直接导电路径优化了热传导效率。

• 三维集成与异构设计灵活性：该技术支持逻辑芯片、存储芯片、传感器等不同功能单元的垂直堆叠，推动3D IC和Chiplet架构的发展。

• 工艺兼容性与成本优化潜力：混合键合兼容现有晶圆级制造流程，可与TSV、微凸块等技术结合形成复合封装方案。

当前，全球半导体巨头正加速混合键合技术的产业化落地。

例如，SK海力士在HBM3E中采用混合键合后，通过增加热虚拟凸块和高导热底部填充材料，散热性能较传统方案提升显著，成功通过12层以上堆叠的可靠性测试。在HBM4内存中，混合键合技术将DRAM层间距压缩至1-2μm，使堆叠厚度降低30%，同时支持16层以上的高密度堆叠，预计实现64GB容量和6.56TB/s的峰值带宽。此外，混合键合减少了芯片内部的机械应力，避免了传统凸块因热膨胀系数差异导致的断裂风险，在AI芯片等高温环境下的长期稳定性表现优异。

三星在3D DRAM中通过混合键合替代部分TSV，在提升集成度的同时降低了30%的芯片表面积。尽管当前设备成本较高，但随着工艺成熟和规模化应用，其单位互连成本有望低于传统凸块技术，尤其在HBM、AI芯片等高附加值领域已展现出显著的成本效益。此外，三星计划从2025年下半年量产的V10 NAND开始引入混合键合，解决420层以上堆叠的可靠性难题。

台积电的SoIC技术通过混合键合实现逻辑芯片与SRAM的堆叠，使AMD 3D V-Cache处理器的L3缓存容量提升3倍，性能提高15%。在异构集成中，混合键合允许不同工艺节点的芯片无缝连接，同时保持整体封装的紧凑性，为存算一体、AI加速器等新型架构提供了物理基础。

博通的3.5D XDSiP平台集成12个HBM堆栈和6000mm²硅芯片，通过混合键合实现了7倍于传统封装的信号密度，同时将平面芯片间PHY接口功耗降低90%，为生成式AI提供低延迟、高带宽支持，预计2026年量产。

英伟达H100/H200 GPU采用混合键合优化CoWoS封装，提升AI算力密度；

英特尔也早在2020年的Architecture Day发表先进封装采混合键合，计划用于3D封装Foveros Direct，当时宣布同年试产混合键合芯片；

Mobileye计划在自动驾驶芯片EyeQ7中采用混合键合，集成12个摄像头和激光雷达处理模块，可实现多芯片堆叠和低延迟互连；

苹果M5芯片预计2026年采用台积电SoIC-X封装，通过混合键合实现逻辑与存储堆叠，提升旗舰手机的AI推理性能；

尽管让先进封装真正声名大噪并备受关注与追逐的产品是AI芯片，然而第一个采用混合键合的商用化产品其实是搭载智能手机的CIS，采用混合键合量产最多芯片的公司并非目前代工龙头台积电，而是专精CIS的索尼。索尼2016 年为三星旗舰手机Galaxy S7 Edge 生产的IMX260 CIS，就采用了混合键合技术，将划素层堆叠于ISP上，达成接点间距仅9µm左右的里程碑。索尼、三星等通过混合键合实现CIS像素层与逻辑层的无缝连接，在智能手机摄像头中实现更薄的模组设计和更低的光路损耗等。

可以看到，混合键合技术通过物理互连方式的革新，突破了传统封装的性能瓶颈，成为3D集成和异构计算的关键使能技术。当前，其发展已从早期的技术验证阶段进入规模化应用的爆发期，开始在HBM、3D NAND、AI芯片、自动驾驶、CMOS图像传感器和移动SoC等领域逐渐落地应用，预计到2030年将覆盖全球30%以上的高端芯片市场。

混合键合技术将持续推动半导体产业向更高密度、更低功耗的方向演进，成为后摩尔时代的核心竞争力。

混合键合设备厂商，竞相加速

在半导体产业向三维集成跃迁的关键阶段，混合键合作为实现高密度、低功耗3D集成的核心技术，已成为突破性能瓶颈的核心路径，正从研发验证迈向规模化应用的关键阶段。

这一颠覆性创新不仅重塑了半导体封装的技术路径，更催生了设备端的全新需求——从纳米级对准精度的键合机到全流程检测系统，从铜互连材料沉积设备到介电层处理平台，整个产业链对高端装备的需求呈指数级增长。

当前，全球混合键合设备市场规模增长迅速，2023年约4.21亿美元，预计2030年达13.32亿美元，年复合增长率30%，市场潜力巨大。

在这一技术变革的窗口期，全球设备厂商敏锐捕捉到市场机遇，围绕混合键合的核心工艺环节展开激烈竞争。应用材料、ASMPT、BESI等国际巨头依托技术积累与生态优势，率先推出量产级解决方案。这些厂商或深耕键合设备的精度极限，或打通从晶圆预处理到封装测试的全链条技术，以设备创新驱动混合键合技术落地，为HBM存储、AI芯片等战略领域的产能突破奠定了硬件基础。

• 应用材料：全流程整合与生态协同引领者

应用材料正在通过资本运作与技术整合构建混合键合全链条能力，争做全流程整合与生态协同的战略引领者。

2025年4月，应用材料以战略投资形式持有BESI 9%股权，将其在晶圆预处理（如InsepraSiCN介电层沉积、CatalystCMP平坦化）的技术优势与BESI的高精度键合设备和贴片封装的深度绑定，形成从材料到键合的闭环解决方案，共同开发集成混合键合系统。该系统整合应用材料的晶圆处理技术（如TSV电镀、CMP）与BESI的高精度芯片组装能力，目标覆盖从介电层沉积到键合的全链条需求。

实际上，自2020年建立合作关系以来，应用材料与BESI公司已联合开发基于芯片的混合键合（Hybrid Bonding）集成设备解决方案。混合键合技术通过直接铜-铜键合实现芯片间高密度互连，显著缩短布线长度并降低功耗，成为先进逻辑芯片、HBM及3D堆叠封装的核心技术。

随着传统二维微缩速度逐渐放缓，半导体行业正积极转向异构设计和芯片集成，将其作为改进性能、功耗、面积、成本和上市时间的全新途径。为了更好地顺应这一行业趋势，应用材料公司和BESI制定了联合开发计划，并正在筹备建立一个专注于下一代芯片间键合技术的卓越中心。

同时，应用材料还与EVG合作开发晶圆到晶圆（W2W）混合键合工艺，覆盖CIS、NAND及潜在DRAM领域，强化在存储芯片市场的渗透力。

针对混合键合技术，应用材料在材料创新和检测闭环方面打造核心优势。材料创新：开发铜-锗合金沉积技术，将互连间距缩小至0.1μm，同时通过热膨胀系数优化降低键合应力风险，已在HBM4样品中验证；检测闭环：SEMVision™ H20系统结合AI与电子束检测，可实现混合键合前晶圆表面缺陷的纳米级检测，良率提升至99%以上，成为量产线标配。

基于上述方案与创新，应用材料在韩国与SK海力士共建联合实验室，主导HBM4量产设备验证，预计2026年实现混合键合设备产能翻倍。同时，应用材料还不断推动铜互连与介电层材料的行业标准制定，通过材料-设备协同锁定长期市场份额。

应用材料表示，混合键合的产业化需打破“设备-材料-工艺”的孤岛式研发，其通过收购BESI股权及与EVG合作，构建跨环节技术协同生态，为客户提供“交钥匙”解决方案。这种模式正成为后摩尔时代设备厂商竞争的新范式。

应用材料能够提供全产业链覆盖能力，从薄膜沉积（如ALD、PECVD）到检测设备的垂直整合能力，支持客户实现从工艺开发到量产的无缝过渡。尤其是在铜扩散阻挡层、高精度对准算法等关键环节拥有超过2000项专利，技术护城河深厚。

• ASMPT：高精度键合技术的绝对领导者

从技术路径来看，ASMPT聚焦热压键合（TCB）与混合键合双技术路线，以“精度+效率”构筑护城河。但TCB是ASMPT当前的营收主力，2024年ASMPT推出AOR TCB™技术，支持12-16层HBM堆叠，I/O间距缩小至个位数微米，较传统TCB提升70%密度。据悉，AOR TCB™设备已通过SK海力士HBM3E产线验证，键合效率达1000片/小时，支持35μm超薄芯片处理。

同时，与IBM合作开发原子级铜-铜混合键合技术，实现铜-铜键合间距<50nm，为3D IC提供物理基础；ASMPT还与台积电合作开发SoIC-X封装平台，通过混合键合实现逻辑芯片与光子芯片的无缝连接，功耗降低40%。

ASMPT认为，混合键合的普及需要解决两大痛点——成本与兼容性。其通过TCB技术的持续迭代能降低客户迁移成本，同时以“设备-工艺”捆绑模式推动混合键合在逻辑芯片领域的渗透。但在混合键合领域，ASMPT与IBM、台积电等头部企业的联合研发，加速技术标准化进程，降低客户适配成本。

• BESI：AI驱动的高精度键合设备隐形冠军

长期以来，BESI押注AI芯片与HBM封装需求，以高精度对准技术抢占高端市场。BESI的混合键合设备被台积电CoWoS、SoIC-X等先进封装平台广泛采用，同时为苹果M5芯片、英伟达GPU提供关键设备支持。

值得关注的是，BESI在CIS传感器和显示驱动芯片领域市占率超40%，技术Know-How可快速迁移至HBM封装。

BESI表示，从现有和新客户那里收到了大量混合键合系统的订单，并预计随着全球采用的不断扩大将带来更多订单。随着对AI技术的需求增长，BESI正依赖其用于在芯片内部创建更紧密互连的混合键合工具，但汽车和智能手机市场的复苏速度慢于预期，以及高库存，引发了对全球半导体需求的担忧。

2024年，其订单增长主要来自AI应用，部分抵消传统封装需求下滑的影响。

BESI预计2025年对这些系统的需求将急剧增加，BESI与英特尔、台积电签订了长期供应协议，锁定HBM4及AI芯片封装设备需求，2025年目标市占率提升至40%。

对此，BESI积极规划产能扩充，越南胡志明市工厂二期扩产4200万美元，预计2025年6月投产，新增年产180台混合键合机产能，主要服务于AI芯片与HBM市场。并计划将其在马来西亚的洁净室设施翻倍以满足需求，洁净室是控制环境，最小化污染，这对于混合键合半导体设备制造至关重要。

BESI通过与应用材料的战略合作，聚焦混合键合设备的模块化设计。其核心产品包括芯片贴装系统和晶圆键合机，目标覆盖C2W（芯片-晶圆）和W2W（晶圆-晶圆）双模式需求。

BESI判断，AI芯片的爆发将推动混合键合设备需求提前释放，其通过在越南就近设厂，缩短交付周期并降低成本，同时与客户联合研发定制化解决方案，强化技术绑定。

• 库力索法：高性价比路线颠覆者

库力索法认为，混合键合的高投入（如洁净室改造、CMP精度要求）短期内难以普及，因此主推Fluxless TCB技术，其成本较混合键合低40%，在HBM3E等过渡性产品中占据主流，且兼容现有产线。

库力索法以Fluxless TCB技术切入中高端市场，通过成本优势延缓混合键合替代进程。在TCB领域，库力索法APTURA系列设备采用甲酸原位去氧化技术，实现铜-铜键合，无需助焊剂且避免IMC问题，键合间距可降至10μm以下，已通过两家客户量产验证。

同时对工艺要求也相对简化，对CMP精度要求仅3nm（混合键合需0.3-0.5nm），切割工艺无需等离子处理，工厂洁净度要求从Class10降至千级，大幅降低客户改造成本。

同时，库力索法还在开发双头TCB设备，将UPH从1000片/小时提升至1500片/小时，计划2026年推出支持90×120mm大芯片的机型。

此外，库力索法也在加强产能建设，在苏州基地新增Fluxless TCB产线，2025年产能提升至50台/年，重点服务国内HBM封装厂商。

库力索法认为，混合键合对于制造环境有很高的要求（类似晶圆厂级别），且成本会较高，在HBM4阶段仍需与TCB共存。其通过“渐进式升级”策略，帮助客户以较低成本实现技术过渡，同时在铜-铜键合领域持续突破，缩小与混合键合的性能差距。

在库力索法看来，在10μm的pitch之后，TCB仍有机会。HBM可能涉及8层、12层甚至16层以上的堆叠，因此在HBM领域，TCB的需求量预计会远超逻辑芯片，市场规模也将进一步扩大。

• 行业趋势与竞争格局展望

当半导体产业的竞争焦点从“二维微缩”转向“三维集成”，设备厂商的技术布局不仅决定着混合键合的产业化节奏，更将重塑全球先进封装的竞争格局。

而混合键合设备市场的竞争本质是“精度、成本、生态”的三重博弈。

应用材料通过全流程整合形成全产业链整合能力，成为混合键合设备的“一站式供应商”，锁定长期优势；ASMPT以精度壁垒引领HBM封装升级，巩固龙头地位；BESI凭借高精度设备在AI领域实现快速增长；库力索法则以TCB性价比延缓技术替代。

随着HBM4量产临近（预计2026年），具备设备-材料-工艺协同能力的厂商将主导市场，而技术路线的多元化（混合键合、Fluxless TCB、原子级键合）将共同推动半导体产业向更高密度、更低功耗的三维集成时代迈进。

在这个过程中，生态合作也在加剧，设备厂商通过联合研发（如ASMPT+IBM、应用材料+BESI）推动技术标准化，同时与代工厂、材料商绑定构建产业壁垒。

与此同时，国产设备厂商在混合键合领域也在加速布局，拓荆科技、青禾晶元、芯慧联等国内厂商通过自主创新突破技术壁垒，加速国产替代进程。

在半导体行业面临"后摩尔时代"发展瓶颈的当下，键合集成技术正以颠覆性创新姿态，推动着全球半导体产业格局的深刻变革。这项技术不仅打破了传统平面缩放的物理极限，更通过异质材料融合与三维集成创新，开辟出全新的半导体技术赛道。

有业内专家曾指出，半导体行业将很快进入由不同材料组合制造器件的时代，而键合技术正是实现这一目标的关键途径。

然而，尽管混合键合备受业界期待，被视为是发展3D封装下的革命性技术，但它也仍面临多项技术发展的挑战。像是成品裸晶的良率问题，以及键合介面需要超高平整度对封装制程的大考验。另一方面，混合键合的制程需要ISO3 以上的洁净等级，对传统封测厂厂来说将大幅增加成本，以及考验其厂务和环境管控能力。

不过，芯片性能提升从过去仅掌握在制程演进手中，转变为先进封装扮演关键角色，已是产业共识。越来越多供应商投入混合键合技术的开发，无疑将大举加速这项技术的发展，并进一步驱动芯片性能的快速推进。

半导体精品公众号推荐

专注半导体领域更多原创内容

关注全球半导体产业动向与趋势

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

今天是《半导体行业观察》为您分享的第4022期内容，欢迎关注。

『半导体第一垂直媒体』

实时 专业 原创 深度

公众号ID：icbank

喜欢我们的内容就点“在看”分享给小伙伴哦